PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-028971

(43)Date of publication of application: 31.01.1990

(51)Int.CI.

H01L 29/784 H01L 27/088

(21)Application number : 63-179829

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

18.07.1988


(72)Inventor: OBAYASHI YOSHIKAZU

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To realize and MOS transistor having improved performance such as breakdown voltage, current ability or the like and to shorten the conventional gate length for realizing a high speed integrated circuit by constructing the device such that the peak of dopant concentration is present in a deeper part than the surface of a well.

CONSTITUTION: Phosphorus is implanted to form a deeper part 8. Then, arsenic is implanted into a region having a peak position at 1 to $2\mu m$ from the surface at high energy for example of 1–MeV and subsequently diffused at 1100 to 1200° C for 6 to 10 hours. A structure obtained thereby has a concentration of 1 to 2 \times 1016 units/cm3 at the outermost surface, of 2 to 10 \times 1016 units/cm3 in the peak part and of 1 to 2 \times 1016 units/cm3 in the deeper part 8. A counter– dose channel doped layer is formed on the well having such distribution of concentration for regulating Vth. According to such construction, the well layer has



distribution of dopant concentration at the surface by which the counter-dose channel doped layer is defined, and thereby bulk puch-through can be prevented effectively.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

⑲ 日本国特許庁(JP)

⑩特許出題公開

◎ 公開特許公報(A) 平2-28971

Int. Cl. 5

識別記号

庁内整理番号

43公開 平成2年(1990)1月31日

H 01 L 29/784 27/088

8422-5F 7735-5F

01 L 29/78 27/08 301 H 102 A

審査請求 未請求 請求項の数 1 (全3頁)

9発明の名称 半導体装置

②特 顧 昭63-179829

由 和

20出 顧 昭63(1988) 7月18日

伽発 明 者 大 林

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

勿出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 早瀬 憲一

明 田 書

1. 発明の名称

半導体装置

2. 特許請求の範囲

(1) 第1導電型の基板中に形成された第2導電型のウェル層を備えた半導体装置において、

該ウェル層の不純物濃度が最大になる部分が該 ウェル層の表面より深い位置にあることを特徴と する半導体装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、半導体装置に関し、特にMOS型 半導体集積回路などに用いられるMOSトランジ スタの基板及びウェルの不純物濃度分布の改良に 関するものである。

(従来の技術)

第2図は従来構造のウェルを用いたMOSトランジスタのゲート直下の不純物濃度分布を示す図であり、図において、1は基板の不純物濃度分布、2はウェルの不純物濃度分布、3はVよ調整用の

チャネルドープによる不純物分布である。第3図は第2図の構造を改良した従来のMOSトランジスタのゲート直下の不純物プロファイルを示す図であり、図において、1~3は第1図と同じであり、4はチャネルドープなどによって形成されたパルクパンチスルー防止用の基板内にピーク位置をもつ3とは別の不純物分布である。

第3図は第2図の構造を持つ従来の半導体装置の上述のような欠点を除くために改良された従来の他の半導体装置の不純物濃度分布を示す図を示す図がある。第3図からわかるように、この従来例装置は第2図の装置に加えて、バルクのパンチスルーを押削するため、例えばn型不純物のP. As などをチャネルドープ工程においてドーブし、ピーク深さが表面より0.05~0.5μmの位置にあり、ピ

- ク 濃度が 5 ~ 1 0 × 1 0 1 * ヶ/cm3 程度である、 表面濃度をピーク部分よりも低下させた分布 4 を 持たせている。この構造では表面付近の n型不純 物の濃度が低下しているので、Vuを調整するた めにP型チャネルドープ層の濃度をあまり増やす 必要がなく、そのため表面付近でのリークによる 耐圧劣化が起こりにくく、またバルクでのパンチ スルーを抑制するためにその部分に起因するソー ス・ドレインの耐圧劣化が起こりにくいという利 点をもっている。又、前述したようにチャネルド ープ層の濃度もあまり増やす必要がないためホー ルの移動度の劣化も第2図に示す例に比べれば少 ない。しかしながら、第3図に示す構造ではパル クパンチスルーを抑えるための層を浅く0.05~ 0 .5μα の範囲に作らなければならず、そのため製 遺法としては熱処理のあまり加わらない後工程で で形成する必要がある。従ってチャネルドープエ 程でこのn゚眉を形成しなければならず、このた めnチャネルエンハンストランジスタとPチャネ ルエンハンストランジスタのVinを一度のP型不

純物のチャネルドープで決定するために従来行っていた工程に加えてPチャネルトランジスタ部分に選択的にn型不純物を注入しなければならず、そのため1回余分に写真製版工程が必要となる。 (発明が解決しようとする課題)

従来の半導体装置は以上のように構成されており、バルクパンチスルー防止用チャネルドープを持たないものではバルク部分での耐圧を上げようとすると表面部分でのリークによる耐圧劣化が発生したり、電流駆動力が低下するという問題点があり、またバルクパンチスルー防止用チャネルドープを設け、上述の欠点を全て解決しようとすれば製造工程が増加するという問題点があった。

この発明は上記のような問題点を解消するためになされたもので、写真製版工程を増やすことなく作製できる、ウェルを有するMOSトランジスタの耐圧を電流駆動能力の低下を起こすことなく向上できる半導体装置を得ることを目的としている。

(課題を解決するための手段)

この発明による半導体装置はウェル層の不純物 濃度が最大になる部分が該ウェル層の表面より深 い位置にくるようにし、その結果それと同一伝導 型をもつキャリアの表面濃度をピーク濃度より低 くしたものである。

(作用)

この発明においてはバルクパンチスルーを抑えるためのウエルと同一伝導型キャリアをもつで純物層をウエルと同時に形成できるような構造にし、かつその不純物層の裏面濃度を内部のパルクしているための部分よりも低くしているのような不純物濃度分布を持つによるで、このような不純物濃度分布を持つにはない。 動力の低下もなく、又この構造を製造するのに余計な写真製版工程の増加もない。

(実施例)

第1図はこの発明の一実施例を示す半導体装置のゲート直下の不純物濃度分布を示す図であり、 図において、第2,第3図と同一符号は同一構成 部分を示している。

図からわかるように、本実施例装置は、第3図 の従来例に示すようなバルクパンチスルーを防止 するためのチャネルドープ層がなく、代わりにウ エル層の温度分布5に示すように従来のチャネル ドープ層よりも深い部分6でピークをもつように し、かつその遠度は表面部分1で低下している。

次に本実施例におけるウェル領域の形成方法に ついて説明する。

まず、リンをより深い部分8を形成するために 注入し、次に砒素を1MeVの高エネルギーで表 面より1~2μ程度のピーク位置をもつところへ 注入してのちに1100~1200℃で6~10時間拡散 すれば最表面濃度1~2×1016ヶ/cm2. ピーク 部分2~10×1014ヶ/cm3,それより深い部分8 で1~2×101%ヶ/cm3の濃度をもつような構造 が実現可能である。

このような濃度分布を持つウェルに対しVぃを 調整するためのカウンタドーズチャネルドープ層 を形成すれば第1図に示す不純物濃度分布を持つ

半導体装置が実現できる。本実施例による半導体 装置では、濃度ピークがウェル層をカウンタドー ズチャネルドープ層を形成する表面部分不純物温 度分布を持つように構成したので、バルクパンチ スルーが防止できて、それによるソース・ドレイ ン耐圧劣化もなく、又裏面付近でのウェル濃度を 低くしてあるのでカウンタドーズ量を低下させる ことができ、その結果、表面付近でのリークによ るソース・ドレイン耐圧劣化も起こりにくく、又 移動度の低下もなく、これによるMOSトランジ スタの電流駆動力低下も少ない。またウェル湿度 を上げるような構造で形成されるので、製造上、 従来の改良法のようにチャネルドープ工程の写真 製版工程を増加させることなく実現できる。

(発明の効果)

以上のようにこの発明によれば半導体装置にょ とてウェルの裏面より深い部分で不純物濃度のピ ークをもつように構成したので、これにより構成 されたMOSトランジスタの耐圧、電流駆動能力 等の性能が向上し、これによりゲート長を従来よ

り、より短くできるのでより高速の集積回路を提 供することが可能となる効果がある。

4. 図面の簡単な説明


第1図はこの発明による半導体装置のゲート直 下の不純物濃度分布を示す図、第2図は従来のM OSトランジスタのゲート直下の不純物温度分布 を示す図、第3図は第2図の従来の改良例を示す 不純物濃度を示す図である。

1は基板不純物濃度分布、3はVよ調整用のチ ャネルドープ温度分布、5はウエル不純物温度分 布、6はウエルピーク濕度部分、1はウエル裏面 部分、8はウエル基板内部側部分。


なお図中同一符号は同一又は相当部分を示す。

代理人 148 事


第 1 図



第 2 図



絃



1:基板不配物濃度分布

3: Vth *調整用チャネル* バーフ 濃度分布

5: ウェル 不発物 常度分布

6: ウェル ピーク 選度部分

#M

7:ウェル表面部分 8:ウェル基板内部側)

2:ウェル 不まくれつ 濃度分布

4: バルクパンチスルー18上用 チャオルドーフスをかか